O processador executa sua tarefa de leitura e gravação de dados na dram (memória principal ), em um determinado tempo, chamado tempo de acesso. O tempo de acesso da memória é medido em nano segundos ( ns ).
Para o processador fazer leitura na memória, vários sinais elétricos são ativados: sinais de dados, de endereço e de controle. Antes de chegar a memória, estes sinais passam por um circuito decodificador de endereços ( situado num chipset ) que localiza o dado no endereço de memória. Ao sair da memória, o dado solicitado passa por um chip 74F245 ou 74AS245 chamado buffer de dados, antes de chegar ao processador.
A passagem dos sinais através dos circuitos decodificador de endereços, memória de buffer de dados dispende um certo tempo.
Este tempo é chamado de tempo de ciclo de leitura e é calculado pela fórmula:
TCL = TD+ TA+ TB
TD = TEMPO DE DECODIFICAÇÃO
TA = TEMPO DE ACESSO A MEMÓRIA
TB = TEMPO DE BUFFER DE DADOS
Do momento que o processador ativa os sinais de endereço e leitura até o momento de receber o dado solicitado, transcorre um tempo chamado tempo do ciclo de leitura ( TCL ).
A Intel determinou o TCL dos seus processadores conforme a família de cada um deles:
PROCESSADOR / TCL
8088 / 4T
80286 / 2T
80386SX / DX / 2T
80486 / 1T
PENTIUM / 1T
O tempo de ciclo ( t ) é calculado através da fórmula: T = 1 / F, onde F é o clock externo do processador.
Consideremos o processador pentium de 100 MHz que faz uso do clock externo de 50 MHz. O cálculo do tempo de ciclo de clock e:
T = 1s / 50.000.000 = 20 ns
TCL = 1T = 1 x 20ns = 20 ns
Para receber os dados, o processador emite os sinais de endereço e leitura e fica a espera do tempo de ciclo de leitura ( TCL ). Este tempo deve ser maior que a soma dos atrasos do decodificador, da memória e do buffer:
TCL > TD + TA + TB
Já vimos que TA é o TEMPO DE ACESSO DA MEMÓRIA. É o que o usuário precisa saber para colocar no micro uma memória compatível com o processador.
O fabricante da placa-mãe informa, através do manual, qual o tempo de acesso que a memória deve ter para ser usada com os processadores que a placa-mãe admite.
TD, TB e TA, são tempos de atraso que compõem o TCL. Para efeito de cálculo de TA, consideremos para TD e TB o mesmo valor:
TD =TB = 5 ns
TCL > TD + TA+ TB
20 > 5 + 5 + TA
20 - 5 - 5 > TA
10 > TA
O resultado da inequação diz que o tempo de acesso da memória a ser usada com esse processador deve ser menor que 10 ns.
Anteriormente, há cerca de dez anos nao havia memória dram tão veloz. Contudo, as memórias sram, suficientemente rápidas, com o tempo de acesso de 15, 13, 10 e até 8ns poderiam ser aplicadas como memória principal, resolvendo terminantemente o problema.
Acontece que a sram é demasiadamente cara para ser usada em grande quantidade. O custo da mesma ficaria acima do custo total de um computador completo. Desta forma, a sram vem sendo usada em pequena quantidade como memória cache, sendo provisoriamente a solução do problema.
Inicialmente, para atenuar o problema de acesso da memória dram, a intel produziu o processador 80486 DX4 com L1 de 16 KB.
Os processadores Pentium também foram lançados com L1 de 32 KB. Para resolver o problema do lançamento do Celeron 300 MHz sem cache, a Intel produziu o Celeron 300A e 333 MHz com L1 de 128 KB.
Geralmente, os manuais das placas- mães trazem as especificações da memória que deve ser usada com os processadores que a mesma abriga.
O fabricante da placa pricipal, através da combinação do tempo consumido pelo circuitos de acesso a memória, do clock do processador e do modelo do processador, orienta qual memória deve ser utilizada. Por exemplo, o fabricante da placa-mãe PC-100 colocou a seguinte nota no manual da mesma:
Nota 1: A velocidade do módulo de sdram deve ser menor do que 12ns, quando usar clock de 100 MHz. A velocidade da sdram deve ter tempo de 8ns.
Nota 2: As memórias dram dos padrões EDO ou FPM não são recomendadas para o desempenho do sistema.
Assim, os usuários ficam avisados quando ás especificações da memória que deve ser usada na placa.
Os módulos de memória trazem o tempo de acesso gravado nos chips numa das seguintes representações gráficas:
•-7, -07 ou -70 ( traço sete, traço zero sete e traço setenta ). Todas representam setenta nanosegundos.
•-6, 06 ou -60 ( traço seis, traço zero seis e traço sessenta ). Todas representam sessenta nanosegundos.
•-5, -05 ou -50 (traço cinco, traço zero cinco e traço cinqüenta )Todas representam cinqüenta nanosegundos.
Os tempos de acesso usado nos últimos 3 anos em chips de memória dram e sram são:
•DRAM / RAM DINÂMICA ( usada como memória principal ).
•70 ns, 60ns, e 50ns.
•SRAM / RAM ESTÁTICA (usada como Memória cache).
20ns / Usada com cpu 386.
15ns / usada com cpu 486
10 ns / usada com cpu 586
Placas-mães 586 usam cache com tempo de acesso de 10 ns do padrão SRAM assíncrona ou pipeline Burst.
Para o processador fazer leitura na memória, vários sinais elétricos são ativados: sinais de dados, de endereço e de controle. Antes de chegar a memória, estes sinais passam por um circuito decodificador de endereços ( situado num chipset ) que localiza o dado no endereço de memória. Ao sair da memória, o dado solicitado passa por um chip 74F245 ou 74AS245 chamado buffer de dados, antes de chegar ao processador.
A passagem dos sinais através dos circuitos decodificador de endereços, memória de buffer de dados dispende um certo tempo.
Este tempo é chamado de tempo de ciclo de leitura e é calculado pela fórmula:
TCL = TD+ TA+ TB
TD = TEMPO DE DECODIFICAÇÃO
TA = TEMPO DE ACESSO A MEMÓRIA
TB = TEMPO DE BUFFER DE DADOS
Do momento que o processador ativa os sinais de endereço e leitura até o momento de receber o dado solicitado, transcorre um tempo chamado tempo do ciclo de leitura ( TCL ).
A Intel determinou o TCL dos seus processadores conforme a família de cada um deles:
PROCESSADOR / TCL
8088 / 4T
80286 / 2T
80386SX / DX / 2T
80486 / 1T
PENTIUM / 1T
O tempo de ciclo ( t ) é calculado através da fórmula: T = 1 / F, onde F é o clock externo do processador.
Consideremos o processador pentium de 100 MHz que faz uso do clock externo de 50 MHz. O cálculo do tempo de ciclo de clock e:
T = 1s / 50.000.000 = 20 ns
TCL = 1T = 1 x 20ns = 20 ns
Para receber os dados, o processador emite os sinais de endereço e leitura e fica a espera do tempo de ciclo de leitura ( TCL ). Este tempo deve ser maior que a soma dos atrasos do decodificador, da memória e do buffer:
TCL > TD + TA + TB
Já vimos que TA é o TEMPO DE ACESSO DA MEMÓRIA. É o que o usuário precisa saber para colocar no micro uma memória compatível com o processador.
O fabricante da placa-mãe informa, através do manual, qual o tempo de acesso que a memória deve ter para ser usada com os processadores que a placa-mãe admite.
TD, TB e TA, são tempos de atraso que compõem o TCL. Para efeito de cálculo de TA, consideremos para TD e TB o mesmo valor:
TD =TB = 5 ns
TCL > TD + TA+ TB
20 > 5 + 5 + TA
20 - 5 - 5 > TA
10 > TA
O resultado da inequação diz que o tempo de acesso da memória a ser usada com esse processador deve ser menor que 10 ns.
Anteriormente, há cerca de dez anos nao havia memória dram tão veloz. Contudo, as memórias sram, suficientemente rápidas, com o tempo de acesso de 15, 13, 10 e até 8ns poderiam ser aplicadas como memória principal, resolvendo terminantemente o problema.
Acontece que a sram é demasiadamente cara para ser usada em grande quantidade. O custo da mesma ficaria acima do custo total de um computador completo. Desta forma, a sram vem sendo usada em pequena quantidade como memória cache, sendo provisoriamente a solução do problema.
Inicialmente, para atenuar o problema de acesso da memória dram, a intel produziu o processador 80486 DX4 com L1 de 16 KB.
Os processadores Pentium também foram lançados com L1 de 32 KB. Para resolver o problema do lançamento do Celeron 300 MHz sem cache, a Intel produziu o Celeron 300A e 333 MHz com L1 de 128 KB.
Geralmente, os manuais das placas- mães trazem as especificações da memória que deve ser usada com os processadores que a mesma abriga.
O fabricante da placa pricipal, através da combinação do tempo consumido pelo circuitos de acesso a memória, do clock do processador e do modelo do processador, orienta qual memória deve ser utilizada. Por exemplo, o fabricante da placa-mãe PC-100 colocou a seguinte nota no manual da mesma:
Nota 1: A velocidade do módulo de sdram deve ser menor do que 12ns, quando usar clock de 100 MHz. A velocidade da sdram deve ter tempo de 8ns.
Nota 2: As memórias dram dos padrões EDO ou FPM não são recomendadas para o desempenho do sistema.
Assim, os usuários ficam avisados quando ás especificações da memória que deve ser usada na placa.
Os módulos de memória trazem o tempo de acesso gravado nos chips numa das seguintes representações gráficas:
•-7, -07 ou -70 ( traço sete, traço zero sete e traço setenta ). Todas representam setenta nanosegundos.
•-6, 06 ou -60 ( traço seis, traço zero seis e traço sessenta ). Todas representam sessenta nanosegundos.
•-5, -05 ou -50 (traço cinco, traço zero cinco e traço cinqüenta )Todas representam cinqüenta nanosegundos.
Os tempos de acesso usado nos últimos 3 anos em chips de memória dram e sram são:
•DRAM / RAM DINÂMICA ( usada como memória principal ).
•70 ns, 60ns, e 50ns.
•SRAM / RAM ESTÁTICA (usada como Memória cache).
20ns / Usada com cpu 386.
15ns / usada com cpu 486
10 ns / usada com cpu 586
Placas-mães 586 usam cache com tempo de acesso de 10 ns do padrão SRAM assíncrona ou pipeline Burst.
0 comentários:
Postar um comentário